Solamente clienti che hanno effettuato l'accesso ed hanno acquistato questo prodotto possono lasciare una recensione.
DispenseUniversitarieINFORMATICA · APPUNTI
Sfoglia l’anteprima Architettura dei Calcolatori – Modulo 1 del corso di ACSO
- Università
- Politecnico di Milano
- Docente
- Cristina Silvano, Mattia Balla
- Lunghezza
- 179 pagine
- Preparazione
- Al Computer
- Formato
17,90€
Dispensa completa e strutturata per il Modulo 1 del corso di A.C.S.O. (Architettura dei Calcolatori e Sistemi Operativi) del Politecnico di Milano (docente Cristina Silvano, esercitatore Mattia Balla). Il documento, di circa 180 pagine, integra la teoria dell’architettura hardware del processore RISC-V con schemi grafici dettagliati e procedure di calcolo, culminando in una guida pratica dedicata esclusivamente alla risoluzione passo-passo dei Temi D’Esame (T.D.E.). Ideale per superare la prova scritta avendo già assimilato le esatte metodologie di risoluzione richieste in sede d’esame.
- File digitaleDa consultare dopo l’acquisto
- Disponibile dopo il pagamentoAccesso immediato ai tuoi appunti
- Nel tuo profiloRitrovi il download nell’area account
UNO SGUARDO AL MATERIALE
Anteprima degli appunti
Immagini di anteprima pubblicate dal venditore.
Descrizione
-
Assembly RISC-V: Gestione della memoria (little endian, indirizzamento), set di istruzioni (aritmetico-logiche, salti, load/store), traduzione pratica di costrutti C (if, while, do-while, for), gestione dettagliata della Pila (Stack) per funzioni annidate e processo completo di assemblaggio e linking.
-
Reti Logiche: Algebra di Boole e proprietà di commutazione (De Morgan), sintesi di funzioni logiche in prima e seconda forma canonica (SoP e PoS), blocchi combinatori (MUX, Decoder, ALU) e circuiti sequenziali (Bistabili SR/D sincroni e asincroni, Flip-Flop Master-Slave).
-
Processore RISC-V: Architettura del datapath monociclo (Fetch, Decode, Execute, Memory, Write-Back), transizione al processore in Pipeline, gestione avanzata delle dipendenze e risoluzione dei conflitti (Data Hazard e Control Hazard) tramite inserimento di stalli, reti di forwarding (bypassing) e predizione dei salti.
-
Memoria Cache: Gerarchia della memoria, mappatura delle architetture di cache (indirizzamento diretto, completamente associativa, set-associativa a n-vie), politiche di rimpiazzamento (LRU, FIFO), gestione delle scritture (write-through, write-back) e calcolo matematico delle prestazioni (Hit/Miss Rate, AMAT).
-
Guida agli Esercizi d’Esame (T.D.E.): Risoluzioni guidate ed esplicitamente commentate di esami passati (dal 2022 al 2025) focalizzate su: traduzione C-Assembly in linguaggio macchina, sintesi di reti logiche, esecuzione temporale in pipeline (compilazione dei diagrammi con inserimento di stalli e forwarding) e simulazione degli accessi alla memoria cache dati.
Recensioni
Ancora non ci sono recensioni.